Un chip con 41 capas desafía los límites de la miniaturización electrónica

Un equipo internacional de científicos, liderado por Xiaohang Li de la Universidad de Ciencia y Tecnología Rey Abdullah (KAUST), ha desarrollado un chip revolucionario que apila 41 capas verticales de semiconductores y materiales aislantes, multiplicando por seis la densidad de los circuitos sin reducir su tamaño lateral. Este avance, publicado en Nature Electronics, se presenta como una alternativa a la ley de Moore, cuyos límites físicos habían frenado el progreso de la microelectrónica tradicional de silicio. El equipo logró fabricar el chip a temperatura ambiente, evitando daños térmicos y permitiendo el uso de sustratos plásticos o flexibles, un paso clave hacia la electrónica sostenible y adaptable. Estas técnicas de fabricación a baja temperatura permiten apilar múltiples capas sin comprometer la estabilidad del conjunto, resolviendo el problema crítico de la rugosidad de la interfaz entre capas. Los prototipos demuestran un consumo energético de solo 0,47 microvatios, muy inferior al de los dispositivos actuales, lo que abre enormes posibilidades en sensores de salud portátiles, etiquetas inteligentes y pantallas flexibles. Aunque su uso no se orienta a superordenadores, esta arquitectura tridimensional promete reducir la huella de carbono de la industria y extender el rendimiento de los circuitos más allá de los límites impuestos por la miniaturización. Li considera que esta vía tridimensional redefine el futuro del escalado en informática, reemplazando la reducción de tamaño por una integración más inteligente en volumen.